Архитектура семейства реконфигурируемых вычислительных систем на основе ПЛИС

Завантаження...
Ескіз

Дата

Назва журналу

Номер ISSN

Назва тому

Видавець

Інститут проблем штучного інтелекту МОН України та НАН України

Анотація

В статье приводится описание архитектуры и принципов построения семейства реконфигурируемых вычислительных систем с динамически перестраиваемой архитектурой на основе ПЛИС производительностью до 6 Тфлопс, создаваемого в рамках Федеральной целевой программы «Исследования и разработки по приоритетным направлениям развития научно-технологического комплекса России на 2007 – 2012 годы». В качестве основного вычислительного элемента в них используются не универсальные микропроцессоры, а программируемые логические интегральные схемы сверхбольшой интеграции. Все представители семейства предназначены для решения вычислительно трудоемких задач различных предметных областей, обеспечивают реальную производительность не ниже 50 % от пиковой производительности на широком классе задач и имеют практически линейный рост производительности при наращивании аппаратного ресурса.
У статті наводиться опис архітектури і принципів побудови родини обчислювальних систем, що реконфігуруються, з динамічною перебудовуваною архітектурою на основі ПЛІС продуктивністю до 6 Тфлопс, створюваної у рамках Федеральної цільової програми «Исследования и разработки по приоритетным направлениям развития научно-технологического комплекса России на 2007 – 2012 годы». У якості основного обчислювального елемента у них використовуються не універсальні мікропроцесори, а програмовані логічні інтегральні схеми надвеликої інтеграції. Всі представники родини призначені для розв’язання обчислювально працемістких задач різноманітних предметних галузей, забезпечують реальну продуктивність не менш 50 % від пікової продуктивності на широкому класі задач і мають практично лінійне зростання продуктивності при нарощуванні апаратного ресурсу
In the article is given description of architecture and design principles of family of reconfigurable computer systems with dynamically reconfigurable architecture on the base of FPGA and performance up to 6 TFlops. The family is designed within the framework of Federal program budgeting “Research and development on priority directions of Russian scientific and technological complex development in 2007-2012”. As a basic computational element in these systems are used VLSI FPGAs instead of general-purpose microprocessors. All representatives of the family are considered to be used for solving tasks of high computational complexity from various problem areas. Computer systems provide real performance above 50 % from peak performance on wide class of tasks and have practically linear performance growth during hardware resource increasing.

Опис

Теми

Архитектура, алгоритмическое и программное обеспечение интеллектуальных многопроцессорных систем

Цитування

Архитектура семейства реконфигурируемых вычислительных систем на основе ПЛИС / И.А. Каляев, И.И. Левин, Е.А. Семерников // Штучний інтелект. — 2008. — № 3. — С. 663-673. — Бібліогр.: 10 назв. — рос.

item.page.endorsement

item.page.review

item.page.supplemented

item.page.referenced