Проектирование на ПЛИС компараторов большой размерности

Abstract

Рассмотрен иерархический метод синтеза на ПЛИС компараторов большого размера, эффективность которого сравнима с двумя методами, реализованными в пакете MAX+PLUSII фирмы Altera, при проектировании компараторов на 256 разрядов, что позволит снизить их стоимость.A hierarchical synthesis method of comparators on CPLD/FPGA is considered. The efficiency of the method can be compared with two methods implemented in Altera’s CAD MAX+PLUSII at designing the comparator on 256 bits. The suggested method will permit of reducing the comparator’s cost.Розглянуто ієрархічний метод синтезу на ПЛІС компараторів великого розміру, ефективність якого можна зрівняти з двома методами, реалізованими в пакеті MAX+PLUSII фірми Altera, при проектуванні компараторів на 256 розрядів, що дозволить здешевити їх.