Метод паралелізації циклів сіткових обчислювальних задач для графічних прискорювачів

Abstract

Розроблено формальне перетворення гнізда обчислювального циклу, що дозволяє здійснити перехід від послідовного алгоритму до паралельного, орієнтованого на виконання на пристрої з SIMD архітектурою, зокрема, на графічному прискорювачі із використанням технології CUDA та на гетерогенних кластерах.

Разработано формальное преобразование гнезда вычислительного цикла, позволяющее осуществить переход от последовательного алгоритма к параллельному, ориентированное на выполнение на устройствах с SIMD архитектурой, в частности, на графическом ускорителе с использованием технологии CUDA и на гетерогенных кластерах. Описана и проиллюстрирована процедура перехода от последовательного к параллельному алгоритму. Для оптимизации обработки больших объемов данных использована процедура сериализации данных. Преимуществом предложенного метода является то, что он позволяет осуществлять преобразование данных, объем которых превышает объем памяти исполняющего устройства. Проведен эксперимент над задачей метеорологического прогнозирования погоды для демонстрации возможностей разработанного подхода. Методика, предложенная в данной работе, закладывает основу для дальнейшей практической реализации автоматизированной системы распараллеливания вложенных циклов.

The formal parallelizing transformation of a nest of calculation loop for SIMD architecture devices, particularly for graphics processing units applying CUDA technology and heterogeneous clusters is developed. Procedure of transition from sequential to parallel algorithm is described and illustrated. Serialization of data is applied to optimize processing of large volumes of data. The advantage of the suggested method is its applicability for transformation of data which volumes exceed the memory of operating device. The experiment is conducted to demonstrate feasibility of the proposed approach. Technique presented in the provides the basis for further practical implementation of the automated system for parallelizing of nested loops.