Архитектура семейства реконфигурируемых вычислительных систем на основе ПЛИС

dc.contributor.authorКаляев, И.А.
dc.contributor.authorЛевин, И.И.
dc.contributor.authorСемерников, Е.А.
dc.date.accessioned2010-03-24T17:39:15Z
dc.date.available2010-03-24T17:39:15Z
dc.date.issued2008
dc.description.abstractВ статье приводится описание архитектуры и принципов построения семейства реконфигурируемых вычислительных систем с динамически перестраиваемой архитектурой на основе ПЛИС производительностью до 6 Тфлопс, создаваемого в рамках Федеральной целевой программы «Исследования и разработки по приоритетным направлениям развития научно-технологического комплекса России на 2007 – 2012 годы». В качестве основного вычислительного элемента в них используются не универсальные микропроцессоры, а программируемые логические интегральные схемы сверхбольшой интеграции. Все представители семейства предназначены для решения вычислительно трудоемких задач различных предметных областей, обеспечивают реальную производительность не ниже 50 % от пиковой производительности на широком классе задач и имеют практически линейный рост производительности при наращивании аппаратного ресурса.uk_UA
dc.description.abstractУ статті наводиться опис архітектури і принципів побудови родини обчислювальних систем, що реконфігуруються, з динамічною перебудовуваною архітектурою на основі ПЛІС продуктивністю до 6 Тфлопс, створюваної у рамках Федеральної цільової програми «Исследования и разработки по приоритетным направлениям развития научно-технологического комплекса России на 2007 – 2012 годы». У якості основного обчислювального елемента у них використовуються не універсальні мікропроцесори, а програмовані логічні інтегральні схеми надвеликої інтеграції. Всі представники родини призначені для розв’язання обчислювально працемістких задач різноманітних предметних галузей, забезпечують реальну продуктивність не менш 50 % від пікової продуктивності на широкому класі задач і мають практично лінійне зростання продуктивності при нарощуванні апаратного ресурсуuk_UA
dc.description.abstractIn the article is given description of architecture and design principles of family of reconfigurable computer systems with dynamically reconfigurable architecture on the base of FPGA and performance up to 6 TFlops. The family is designed within the framework of Federal program budgeting “Research and development on priority directions of Russian scientific and technological complex development in 2007-2012”. As a basic computational element in these systems are used VLSI FPGAs instead of general-purpose microprocessors. All representatives of the family are considered to be used for solving tasks of high computational complexity from various problem areas. Computer systems provide real performance above 50 % from peak performance on wide class of tasks and have practically linear performance growth during hardware resource increasing.uk_UA
dc.identifier.citationАрхитектура семейства реконфигурируемых вычислительных систем на основе ПЛИС / И.А. Каляев, И.И. Левин, Е.А. Семерников // Штучний інтелект. — 2008. — № 3. — С. 663-673. — Бібліогр.: 10 назв. — рос.uk_UA
dc.identifier.issn1561-5359
dc.identifier.udc004.272.43
dc.identifier.urihttps://nasplib.isofts.kiev.ua/handle/123456789/7135
dc.language.isoruuk_UA
dc.publisherІнститут проблем штучного інтелекту МОН України та НАН Україниuk_UA
dc.statuspublished earlieruk_UA
dc.subjectАрхитектура, алгоритмическое и программное обеспечение интеллектуальных многопроцессорных системuk_UA
dc.titleАрхитектура семейства реконфигурируемых вычислительных систем на основе ПЛИСuk_UA
dc.title.alternativeАрхітектура родини обчислювальних систем, що реконфігуруються, на основі ПЛІСuk_UA
dc.typeArticleuk_UA

Файли

Оригінальний контейнер

Зараз показуємо 1 - 1 з 1
Завантаження...
Ескіз
Назва:
08-Kalyaev.pdf
Розмір:
2.62 MB
Формат:
Adobe Portable Document Format

Контейнер ліцензії

Зараз показуємо 1 - 1 з 1
Завантаження...
Ескіз
Назва:
license.txt
Розмір:
1.8 KB
Формат:
Item-specific license agreed upon to submission
Опис: