Кубитный метод дедуктивного анализа неисправностей для логических схем

Abstract

Разработаны инновационные методы взятия булевых производных, синтеза тестов на их основе, а также дедуктивного моделирования неисправностей для функциональных элементов, заданных кубитными покрытиями. В методах анализа использованы векторные логические операции and, or, not, xor, а также операция встречного сдвига частей кубитной формы функциональности. Приведены примеры комбинационных схем для верификации и сравнительного анализа производительности базовых и предложенных методов. Описана структура встроенного процессора, выполняющего операции взятия производных, синтеза тестов, дедуктивного моделирования неисправностей для оценки качества проверяющих входных наборов и диагностирования. Предложенные технологии ориентированы на их имплементацию в виде облачного сервиса или IP инфраструктуры в архитектурах SoC.

Розроблено іноваційні методи взяття булевих похідних, синтезу тестів на їх основі, а також дедуктивного моделювання несправностей для функціональних елементів, заданих кубітними покриттями. В методах аналізу використано векторні логічні операції and, or, not, xor, а також операція зустрічного зсуву частин кубітної форми функціональності. Наведено приклади комбінаційних схем для верифікації та порівняльного аналізу продуктивності базових та запропонованих методів. Описано структуру вбудованого процесора, що виконує операції взяття похідних, синтезу тестів, дедуктивного моделювання несправностей для оцінки якості перевіряючих вхідних наборів і діагностування. Запропоновані ехнології орієнтовано на їх імплементацію у вигляді хмарного сервісу або IP інфраструктури в архітектурах SoC.

Innovative methods have been developed for taking Boolean derivatives, test synthesis on their basis, as well as deductive fault simulation for functional elements specified by the qubit coverage. The analysis methods use vector logical operations: and, or, not, xor, as well as opposite shift of the parts of the qubit form of functionality. Examples of combinational circuits for verification and comparative analysis of the performance of basic and proposed methods are presented. The structure of the embedded processor is described, which executes the operations of taking derivatives, test synthesis, deductive fault simulation for evaluating the quality of input test patterns and diagnosis. The proposed technologies are focused on their implementation in a cloud service or IP-infrastructure of SoC architectures.