Оптимизация логической схемы автомата мура на FPGA

Скорочена інформація про документ
dc.contributor.authorБаркалов, А.А.
dc.contributor.authorМатвиенко, А.В.
dc.contributor.authorЦололо, С.А.
dc.date.accessioned2013-06-30T06:38:08Z
dc.date.available2013-06-30T06:38:08Z
dc.date.issued2011
dc.description.abstractПредлагается метод оптимизации аппаратурных затрат в схеме автомата Мура. Метод основан на представлении схемы формирования микроопераций в виде композиции двух схем.uk_UA
dc.description.abstractЗапропоновано метод зменшення витрат апаратури в схемі автомата Мура. Метод базується на представленні схеми формування мікрооперацій у вигляді композиції двох схем.uk_UA
dc.description.abstractThe method of optimization of hardware amount in logic circuit of Moore finite-state-machine is proposed. The method is based on representation of microoperations formation circuit as composition of two circuits.uk_UA
dc.identifier.citationОптимизация логической схемы автомата мура на FPGA / А.А. Баркалов, А.В. Матвиенко, С.А. Цололо // Комп’ютерні засоби, мережі та системи. — 2011. — № 10. — С. 22-29. — Бібліогр.: 7 назв. — рос.uk_UA
dc.identifier.issn1817-9908
dc.identifier.udc004.274
dc.identifier.urihttps://nasplib.isofts.kiev.ua/handle/123456789/46449
dc.language.isoruuk_UA
dc.publisherІнститут кібернетики ім. В.М. Глушкова НАН Україниuk_UA
dc.relation.ispartofКомп’ютерні засоби, мережі та системи
dc.statuspublished earlieruk_UA
dc.titleОптимизация логической схемы автомата мура на FPGAuk_UA
dc.title.alternativeOptimization of logic circuit of Moore FSM on FPGAuk_UA
dc.typeArticleuk_UA

Файли

Оригінальний контейнер

Зараз показуємо 1 - 1 з 1
Ескіз
Назва:
03-Barkalov.pdf
Розмір:
513.99 KB
Формат:
Adobe Portable Document Format
Завантажити

Контейнер ліцензії

Зараз показуємо 1 - 1 з 1
Ескіз
Назва:
license.txt
Розмір:
817 B
Формат:
Item-specific license agreed upon to submission
Опис:
Завантажити

Колекція

Комп’ютерні засоби, мережі та системи, 2011, № 10