Синтез совмещенного автомата в базисе ASIC

dc.contributor.authorБаркалов, А.А.
dc.contributor.authorТитаренко, Л.А.
dc.contributor.authorВизор, Я.Е.
dc.contributor.authorМатвиенко, А.В.
dc.date.accessioned2020-11-23T16:24:31Z
dc.date.available2020-11-23T16:24:31Z
dc.date.issued2020
dc.description.abstractПредложен метод синтеза схемы совмещенного автомата в базисе заказных интегральных схем. Метод основан на расширении матрицы, генерирующей термы систем функций возбуждения памяти и выходных функций. Дополнительная часть матрицы генерирует термы для выходных функций автомата Мура и позволяет уменьшить площадь кристалла по сравнению с площадью двухуровневой схемы автомата. Приведены результаты исследований и пример синтеза схемы автомата.uk_UA
dc.description.abstractМета роботи. Показати, як розділення матриць схеми автомата дозволяє зменшити результуючу площу схеми. При цьому оцінки витрат апаратури для тривіальної структури автомата і запропонованого підходу визначаються в умовних одиницях площі. Результати. Запропоновано метод синтезу автомата з розширенням матриці термів. На прикладі показано, як виконувати кроки запропонованого методу синтезу. Для збільшення ефективності методу запропоновано використовувати спеціальне кодування станів, яке мінімізує число термів у системах булевських функцій для виходів автомата Мура. Дослідження, проведені на стандартних автоматах, показали, що запропонований метод призводить до зменшення площі ASIC від 10 % до 26 %. При цьому виграш зростає за мірою зростання складності автомата.uk_UA
dc.description.abstractThe purpose of the article is to show that the division of circuit matrices allows reducing the resulting matrix area. The hardware amount is estimated for both trivial automaton structure and for the proposed approach. They are determined in conventional units of area. Results. The method is proposed based on the expansion of the matrix of terms. Using an example, it is shown how to execute the steps of the proposed method. To increase the method efficiency, it is proposed to use a special state assignment that minimizes the number of terms in the systems of Boolean functions of outputs with Moore type. The conducted investigations show that the proposed method allows for reducing the resulting ASIC area from 10% to 26%. The gain increases with the growth of the automaton complexity.uk_UA
dc.identifier.citationСинтез совмещенного автомата в базисе ASIC / А.А. Баркалов, Л.А. Титаренко, Я.Е. Визор, А.В. Матвиенко // Кібернетика та комп’ютерні технології: Зб. наук. пр. — 2020. — № 2. — С. 78-85. — Бібліогр.: 14 назв. — рос.uk_UA
dc.identifier.issn2707-4501
dc.identifier.otherDOI:10.34229/2707-451X.20.2.8
dc.identifier.udc004.274
dc.identifier.urihttps://nasplib.isofts.kiev.ua/handle/123456789/173145
dc.language.isoruuk_UA
dc.publisherІнститут кібернетики ім. В.М. Глушкова НАН Україниuk_UA
dc.relation.ispartofКібернетика та комп’ютерні технології
dc.statuspublished earlieruk_UA
dc.subjectКомп'ютерні системи: теорія та застосуванняuk_UA
dc.titleСинтез совмещенного автомата в базисе ASICuk_UA
dc.title.alternativeСинтез суміщеного автомата в базисі ASICuk_UA
dc.title.alternativeSynthesis of a combined automaton with ASICuk_UA
dc.typeArticleuk_UA

Файли

Оригінальний контейнер

Зараз показуємо 1 - 1 з 1
Завантаження...
Ескіз
Назва:
08-Barkalov.pdf
Розмір:
758.4 KB
Формат:
Adobe Portable Document Format

Контейнер ліцензії

Зараз показуємо 1 - 1 з 1
Завантаження...
Ескіз
Назва:
license.txt
Розмір:
817 B
Формат:
Item-specific license agreed upon to submission
Опис: