The test generation of digital sequential circuits with the multiple observation time strategy

Abstract

The test generation method is designed for digital circuits with memory on the basis of distinguishing state pairs of good and fault devices. The multiple observation time test strategy, 16-valued alphabet and genetic algorithms are used. The proposed method permits to cover the faults that are not detected with traditional methods. It increases the fault coverage.

Для цифровых схем с памятью разработан метод построения тестов на основе различения пар состояний исправного и неисправного устройств. Применяется стратегия кратного наблюдения, 16-значный алфавит и генетические алгоритмы. Предложенный метод позволяет покрыть неисправности, являющиеся нетестируемыми традиционными методами. Это существенно повышает покрытие неисправностей.

Для цифрових схем з пам’яттю розроблено метод побудови тестiв на базi розрiзнення пар станiв непошкодженого та пошкодженого пристроїв. Застосовано стратегiю кратного спостереження, 16-значний алфавiт та генетичнi алгоритми. Запропонований метод дозволяє покрити пошкодження, якi є нетестовними традицiйними методами. Це суттєво пiдвищує покриття пошкоджень.